장태수 SK하이닉스 부사장, 대통령 표창 "10나노급 6세대 DDR5 D램 리더십 증명”

【뉴스퀘스트=황재희 기자】장태수 SK하이닉스 부사장이 19일 대한상공회의소에서 열린 제52회 상공의 날 기념 행사에서 16Gb(기가비트) DDR5 D램 개발에 기여한 공로로 대통령 표창을 받았다.

20일 SK하이닉스 뉴스룸에 따르면 장 부사장은 세계 최초로 최단기간 내 10나노급 6세대(1c) 미세공정 기술이 적용된 16Gb DDR5 D램을 개발했다.

장 부사장은 20년간 메모리 기술 연구에 매진하며 44나노부터 10나노까지 10세대 핵심 기술 개발에 참여했다. 특히 말 안장 모양에서 본딴 Saddle-Fin 구조를 적용해 44나노 D램을 최초로 양산했다. 이 기술은 모든 D램 제조사에서 채택해 업계 표준으로 자리잡았다. 

이후 1c D램 개발 TF에서 리더로 참여해 최단 기간 내 개발을 완료했다. 1c 공정 기술은 메모리 성능을 높이고 전력 소비를 줄이는 핵심 기술로 AI(인공지능)와 고성능 컴퓨팅(HPC) 산업에 필수적이다.

그는 이번 기술이 HBM(고대역폭메모리) 성능 개선에도 기여할 것으로 전망했다. 미세화를 통해 칩이 작아지고 전력도 감소해 열 관리에 효과적이기 때문이다.

장 부사장은 “D램 셀 크기를 줄이면 동일 규격의 실리콘 안에 더 많은 D램 셀을 배치할 수 있는데 이 경우 규격이 정해진 HBM의 칩 크기와 높이를 유지하면서 용량을 높일 수 있다"라며 "셀 크기가 작아져 여유 공간이 생겨서 HBM 내부에 여러 기능을 추가할 수 있다"고 설명했다.

앞으로 장 부사장은 미세공정 혁신을 가속화하고, 새로운 소재와 구조 개발에 집중해 반도체 기술 선도 기업으로서의 입지를 더욱 공고히 하겠다는 각오다.

장 부사장은 “데이터 저장을 담당하는 캐패시터의 면적을 확보하기 위해 고유전율 소재와 새로운 구조의 캐패시터 개발에 주력하고 있다"라며 "데이터 입출력을 담당하는 셀 트랜지스터의 누설 전류를 최소화하고자 구조 혁신에도 힘쓰는 등 차세대 기술 개발에도 최선을 다하겠다"고 말했다. 

<세상을 보는 바른 눈 '뉴스퀘스트'>